(11)Publication number:

02-277317

(43)Date of publication of application : 13.11.1990

(51)Int.CL

H03L 3/00 H03B 5/30

(21)Application number: 01-099703

(71)Applicant: MATSUSHITA ELECTRIC IND

CO LTD

(22)Date of filing:


18.04.1989

(72)Inventor: HOSOKAWA YOSHIHIRO

## (54) OSCILLATION CIRCUIT

### (57)Abstract:

PURPOSE: To reduce the oscillation operating time and to attain low power consumption by providing an oscillation circuit main body, a delay signal generating circuit in response to application of power, and a resistance control circuit controlling a current of the oscillation circuit main body and decreasing the resistance at the start of oscillation and increasing the resistance after the oscillation is made stable. CONSTITUTION: A level of an output terminal 6 of a delay signal generating circuit 2 is low immediately after application of a power supply 4, P-channel transistors (TRs) 31, 32 are both turned on, a large current is supplied to an oscillation circuit main body 1, which is oscillated. After a delay time elapses, the resistance of the TR 32 is gradually increased and only the TR 31 keeps the on-state.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

Lake 1/0 miles of the Control of the

## ⑩日本国特許庁(JP)

⑩特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平2-277317

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)11月13日

H 03 L 3/00 H 03 B 5/30

8731-5 J E 7922-5 J

審査請求 未請求 請求項の数 1 (全5頁)

**9**発明の名称 発振回路

②特 夏 平1-99703

❷出 頭 平1(1989)4月18日

⑫発 明 者

細川

義 浩

大阪府門真市大字門真1006番地 松下電器産業株式会社内

大阪府門真市大字門真1006番地

切出 頭 人 松下電器産業株式会社

四代 理 人 弁理士 宮井 暎夫

明 細 書

発明の名称
発援回路

2. 特許請求の範囲

発振回路本体と、この発振回路本体の発振動作 が電源投入後安定するまでの時間以上の遅延時間 を有する遅延信号を電源投入に応答して発生する 遅延信号発生回路と、この遅延信号発生回路から 出力される遅延信号に応じて抵抗値を変化させる ことにより電流供給源から削記発振回路本体へ供 給する電流を制御する抵抗期御回路とを備え、

前記抵抗制御回路は、前記選延信号に応じて、前記発援回路本体の発援開始時には抵抗値を小さくして前記発援回路本体へ大きな電流を供給し、前記発援回路本体の発援安定後には抵抗値を大きくして前記発援回路本体へ供給する電流を発援維持可能な最小限の値まで絞り込むようにした発援回路。

発明の詳細な説明
(産業上の利用分野)

この発明は、例えばマイクロコンピューク等の 情報処理用の集積回路に対してクロック信号を供 給する発張回路に関するものである。

#### [従来の技術]

近年、マイクロコンピューク等の情報処理装置では、情報処理速度を益々高速化し、かつ消費電力を益々減少させることが要求される。特に、電池電源を使用する場合には、低消費電力化は不可欠である。また、情報処理装置等は、使用しない時はスタンパイモードに設定され、これに伴って発援回路もストップ状態にして極力消費電力を収する。そして、情報処理装置等の使用状態では、できるだけ速やかに発援回路の発援動作を開始させて情報処理装置等を動作状態に移行させることが必要である。

(発明が解決しようとする課題)

、発援回路の電源投入後の発援動作の立ち上がり 時間を短くするには、従来は、発援回路の能力を 大きくし、接続される水晶振動子やセラミック発 援索子等の発振素子に供給するエネルギを大きく することが必要である。

しかしながらように発展素子に供給する エネルギを増大さいことは、消費電力を大きく することにつながり、低消費電力化に逆行するこ とになる。したがって、発展国路の発展動作の立 ち上がり時間の短縮と低消費電力化とを両方満足 させることはきわめて困難であった。

この発明の目的は、発援動作の立ち上がり時間 の短縮と低消費電力化とを両方とも達成すること ができる発援回路を提供することである。

### [課題を解決するための手設]

この発明の発展回路は、発援回路本体と電源投入に応答して遅延信号を発生する遅延信号発生回路と遅延信号に応じて抵抗値を変化させることにより電波供給源から発援回路本体へ供給する電流を制御する抵抗制御回路とを設けている。

選延信号発生回路は、選延信号として、発援回路本体の発援動作が電源投入後安定するまでの時間以上の遅延時間を有するものを発生する。また、 抵抗制御回路は、遅延信号に応じて、発援回路本

3

第1図の発展回路は、インバータ等から構成される発展回路本体1と電源投入に応答して遅延信号を発生する遅延信号発生回路2とを設け、遅延信号に応じて電波供給源4から発展回路本体1への給電路中に設けた可変抵抗の抵抗値を変化させることにより電流供給源4から発展回路本体1へ供給する電流を制御する抵抗制御回路3を設けている。

この場合、遅延信号発生回路 2 は、遅延信号と して、発援回路本体 1 の発援動作が電源投入後安 定するまでの時間以上の遅延時間を有するものを 発生する。また、抵抗制御回路 3 は、遅延信号に 窓上する。また、抵抗制御回路 3 は、遅延信号に なじて、発援回路本体 1 の発援開始時には、電波 供給額 4 から発展回路本体 1 への発援回路本体 1 へ大きな電流を供給し、発援回路本体 1 の発援 定接には上記可変抵抗の抵抗値を大きくして発援 には上記可変抵抗の抵抗値を大きくして発援 には上記可変抵抗の抵抗値を大きくして発援 にはようにしている。

5 は発援信号の出力端子であり、ここから出力

体の発展開始時には抵抗値を小さくして発提回路 本体へ大 流を供給し、発展回路本体の発展 安定後には抵抗値を大きくして発展回路本体へ供 給する電流を発展維持可能な最小限の値まで絞り 込むようにしている。

#### (作用)

この発明の構成においては、選近信号により、 抵抗制制回路は、発振回路本体の発展開始等には、 抵抗値を小さくして発展回路本体へ供給する電流 を大きくする。この結果、発振回路本体は、大き い電流が供給され、発援動作が速やかに立ち上が ることになる。

また、発張回路本体の発掘動作が安定した後は、 抵抗制御回路は、抵抗値を大きくすることにより、 発展回路本体に供給する電流値を発援回路本体が 発援を維持できる最小値近傍まで絞り込むことに なる。

#### 〔実 施 例〕

第1図はこの発明の一実施例の発提回路の構成 を示すブロック図である。

される発掘信号は、例えばインバータで波形整形 された後、クロック信号として利用される。 6 は 遅延信号の出力端子である。

この発展回路では、電源投入に応答して遅延信号発生回路2の出力端子6から発生する遅延信号により、抵抗制御回路3は、電源投入後の発展回路本体1の発展開始時には、可変抵抗の抵抗値を小さくして発展回路本体1へ供給する電流を大きくする。この結果、発援回路本体1は、電流供給源4から大きい電流が供給され、発援動作が速やかに立ち上がることになり、発援動作の立ち上がり時間が短縮される。

また、電源投入後所定時間が経過して発展回路本体1の発援動作が安定した後は、抵抗制御回路3は、可変抵抗の抵抗値を大きくすることにより、発展回路本体1に供給する電流値を発援回路本体1が発援を維持できる最小値近傍まで絞り込むことになる。この結果、発張回路本体1は、発援動作の安定後は、消費電力が最小限に抑制されることになる。

このように、この発掘回路は、発展動作の立ち上がり時間を短縮する。できるとともに、低消費電力化を達成できる。で、高速、低消費電力の情報処理装置等へのクロックは号の供給回路として好適である。

第2図は第1図に示した発援回路における各部の信号波形の一例を示す波形図であり、V。は電波供給源4の電圧であり、V。は発援回路本体1の出力端子5より得られる発振信号(電圧)であり、V。は遅延信号発生回路2の出力端子6より得られる遅延信号(電圧)である。

以下、第2図を参照して発掘回路の動作を説明する。電源投入すると、電流供給源4の電圧V。は速やかに立ち上がり、一定値に達する。この電流供給源4の電圧V。がある値以上になると、発掘回路本体1が発振動作を開始して振幅が増大する発掘信号Vsが得られる。この際の発掘信号Vsが得られる。この際の発掘信号Vsが明られる。この際の発掘信号Vsが明られる。この際の発掘信号Vsが明られる。この際の発掘信号Vsが明にないて、したがって抵抗制御回路3の可変抵抗の抵抗値が低いことから、

7

であり、これらが遅延信号発生回路 2 を構成する。 この場合、遅延時間の値は、Pチャンネルトラン ジスタ 2 1 および容量 2 2 の値を変化させること で制御することができ、LS 1 化の問題はない。

さらに、31および32は、それぞれPチャンネルトランジスタで、各々抵抗としての作用を有し、これらは抵抗制御回路3を請成する。

その動作は以下のとおりである。電源投入直後は、遅延信号発生回路2の出力端子6から得られる遅延信号 V 6 (第2図参照)がローレベルであり、Pチャンネルトランジスタ31.32は両方ともオン状態である。このため、電流供給源4から発援回路本体1へPチャンネルトランジスタ31.32の両方を通して給電されることになり、したかって発援回路本体1へは大きい電流が供給されることになる。この結果、発援回路本体1の発援動作の立ち上がり時間は短くなる。

発援回路本体1の発援開始後、遅延信号Vsが 徐々に上昇し、ある遅延時間が経過すると、遅延 信号Vsがハイレベルになる。このとき、Pチャ 十分に早いものである。

第3図は第1図のブロックを具体化した回路を 示す回路図である。

第3図はCMCS回路の場合の回路列を示す。 同図において、11はPチャンネルトランジスタ で、12はNチャンネルトランジスタ12で、こ れらは発援用のインバータを構成している。13 および14はそれぞれ容量、15は水晶振動子ま たはセラミック発揮子等の発振素子、41および 42はそれぞれ発援の帰還抵抗を形成するNチャ ンネルトランジスタおよびPチャンネルトランジ スタであり、これらが発展回路本体1を構成する。

また、21は遅延時間形成用のPチャンネルト ランジスタ、22は酸化膜により形成される容量

8

ンネルトランジスタ32は、オン状態から抵抗値を徐々に増加させ、ついには遮断し、Pチ+ンネルトランジスタ31のみがオン状態を保持することになる。したがって、発振回路本体1へ供給される電流は、Pチ+ンネルトランジスタ31を通して供給される電流のみとなる。このPチ+ンネルトランジスタ31を通して供給される電流を発振回路本体1が発展を維持可能な最小限の値に設計することにより、発振回路本体1の安定発振時の消費電力を最小限に抑えることができる。

上記実施例では、CMOS回路に適用したものを示したが、もちろんこの発明の回路構成は、NMOS回路およびPMOS回路にも適用できることはいうまでもない。

また、発張回路本体1. 遅延信号発生回路2 および抵抗制御回路3の具体回路は、第3図の回路に限定されることはなく、通用される集積回路の各回路形式に応じて通宜設計されるものである。

(発明の効果)

この発明の発援国路によれば、発援開始時には

発表回路本体へ大きな電流を供給することにより 発援動作の立ち上 間を短縮することができ、 かつ発揚が安定した後には発援回路本体へ供給す る電流を制限することにより使用時の消費電力を 小さくすることができる。

### 4. 図面の簡単な説明

第1図はこの発明の一実施例の発表回路の構成を示すプロック図、第2図は第1図の回路の各部の波形図、第3図は第1図の各プロックを具体化した回路を示す回路図である。


1 ···発表回路本体、2 ···可変抵抗回路、4 ···電源、6 ···湿延回路


特許出顧人 松下電器産業株式会社 大宮弁 代理人 弁理士 含井葵夫 2.井理 EP除士

· 11

**M** 

紐





X



